SIGNAL RESET PADA SIRKUIT MAINBOARD LAPTOP
RSMRST #
Ketika Power, Bios, Ec adalah OK, RSMRST # akan pergi Hi. Dengan kata lain, pin ini pergi rendah hanya ketika systemreset.If BIOSdata kesalahan, RSMRST # tidak akan pergi HI.
Ketika SIO (EC) mendapatkan + V_RTC
thecrystal akan bekerja.
1. RTC harus berosilasi (32.768KHz).
2. RTCRST # harus tinggi.
3. RSMRST # harus aktif (tinggi).
4. PWRBTN # memiliki pemicu.
5. LOW_BAT # harus aktif (tinggi).
Jika 5 sekarang ini, maka EC akan menerima SLP_S3 # / SLP_S5 dari ICH / PCH, di ICH tua atau circuirity relatif kecil SLP_S3 dan SLP_S5 akan menghasilkan langsung dari ICH, atau keduanya EC dan PCH memiliki sinyal ini juga.
Ketika Semua + V? S / + V? kekuatan siap, PWR_GOOD akan mengikat ke tinggi untuk mengaktifkan kekuatan CPU (+ VCCP dan + VCC_CORE).
SB / PCH Daya yang baik ---> SB / PCH pwr_btn ---> PCH RUN
SUSB # dari PCH Tosio menarik sinyal SLP_S3 # Sinyal digunakan untuk menutup power off / on melalui gerbang logika transistor atau IC
SUSC # dari PCH untuk SIO menarik sinyal SLP_S5 # sinyal digunakan untuk menutup power off / on melalui gerbang logika transistor atau IC
ICH / SB, KIA & CPU Signal Memeriksa
IMVP_PWRGD => CLK_ENABLE # => RESET_OUT # => ICH_PWRGD => PLTRST # => PCI_RST => H_PWRGOOD
CPU menghasilkan siklus pertama untuk membaca kode BIOS
CPU bus DMI LPC SPI
CPU === > GMCH ===> ICH ===> SIO ===> BIOS
CPU MASTER DAYA
VR_ON Aktifkan ---> + VCCORE 08VS untuk 1,5VS
Memory + VTT dan + V1.5VS (DDR3) ok, PGOOD VTT_PWRGD tarik tinggi untuk CPU pertama dari ICH akan mengikat H_PWRGD ke tinggi, maka NB akan mengikat CPURST # untuk me-reset CPU.
Kristal jam Oscilator CLOCK RINGKASAN
(1) 32.768KHz untuk SIO Diperlukan + V_RTC dan ICH (chipset) juga disyaratkan + V_RTC
(2) 49.152MHz ke (pengontrol audio) Diperlukan + V3S
(3) 27MHz chip grafis (video controller) Diperlukan + V3S
(4) 14.318MHz ke (jam Generator) Diperlukan + V3S
Pastikan kristal berosilasi untuk EC (SIO), SB / ICH / PCH dan VGA atau akan ada posting
Jam Generator
Dasar diperlukan
1) Power: + V3S
(2) Crystal: 14.318MHz
(3) Control: PCISTOP #, CPUSTOP # _ adalah HI
Ketika + VCC_CORE siap, CLKEN # akan pergi tinggi untuk memungkinkan jam-Generator dan mengubah semua jam .
PCI_STOP # dan CPU_STOP # harus mengalahkan tinggi jika tidak, beberapa jam akan dimatikan.
Jam keluar -> SIO (EC) -> PCH / SB -> NB -> CPU
LPC_Frame -> SB sinyal output tinggi
Catatan sinyal tinggi dapat diidentifikasi dengan mengukur 3.3V tersedia
Ketika Power, Bios, Ec adalah OK, RSMRST # akan pergi Hi. Dengan kata lain, pin ini pergi rendah hanya ketika systemreset.If BIOSdata kesalahan, RSMRST # tidak akan pergi HI.
Ketika SIO (EC) mendapatkan + V_RTC
thecrystal akan bekerja.
1. RTC harus berosilasi (32.768KHz).
2. RTCRST # harus tinggi.
3. RSMRST # harus aktif (tinggi).
4. PWRBTN # memiliki pemicu.
5. LOW_BAT # harus aktif (tinggi).
Jika 5 sekarang ini, maka EC akan menerima SLP_S3 # / SLP_S5 dari ICH / PCH, di ICH tua atau circuirity relatif kecil SLP_S3 dan SLP_S5 akan menghasilkan langsung dari ICH, atau keduanya EC dan PCH memiliki sinyal ini juga.
Ketika Semua + V? S / + V? kekuatan siap, PWR_GOOD akan mengikat ke tinggi untuk mengaktifkan kekuatan CPU (+ VCCP dan + VCC_CORE).
Ketika SIO (EC) mendapatkan + V_RTC
thecrystal akan bekerja.
1. RTC harus berosilasi (32.768KHz).
2. RTCRST # harus tinggi.
3. RSMRST # harus aktif (tinggi).
4. PWRBTN # memiliki pemicu.
5. LOW_BAT # harus aktif (tinggi).
Jika 5 sekarang ini, maka EC akan menerima SLP_S3 # / SLP_S5 dari ICH / PCH, di ICH tua atau circuirity relatif kecil SLP_S3 dan SLP_S5 akan menghasilkan langsung dari ICH, atau keduanya EC dan PCH memiliki sinyal ini juga.
Ketika Semua + V? S / + V? kekuatan siap, PWR_GOOD akan mengikat ke tinggi untuk mengaktifkan kekuatan CPU (+ VCCP dan + VCC_CORE).
SB / PCH Daya yang baik ---> SB / PCH pwr_btn ---> PCH RUN
SUSB # dari PCH Tosio menarik sinyal SLP_S3 # Sinyal digunakan untuk menutup power off / on melalui gerbang logika transistor atau IC
SUSC # dari PCH untuk SIO menarik sinyal SLP_S5 # sinyal digunakan untuk menutup power off / on melalui gerbang logika transistor atau IC
SUSB # dari PCH Tosio menarik sinyal SLP_S3 # Sinyal digunakan untuk menutup power off / on melalui gerbang logika transistor atau IC
SUSC # dari PCH untuk SIO menarik sinyal SLP_S5 # sinyal digunakan untuk menutup power off / on melalui gerbang logika transistor atau IC
ICH / SB, KIA & CPU Signal Memeriksa
IMVP_PWRGD => CLK_ENABLE # => RESET_OUT # => ICH_PWRGD => PLTRST # => PCI_RST => H_PWRGOOD
CPU menghasilkan siklus pertama untuk membaca kode BIOS
CPU bus DMI LPC SPI
CPU === > GMCH ===> ICH ===> SIO ===> BIOS
IMVP_PWRGD => CLK_ENABLE # => RESET_OUT # => ICH_PWRGD => PLTRST # => PCI_RST => H_PWRGOOD
CPU menghasilkan siklus pertama untuk membaca kode BIOS
CPU bus DMI LPC SPI
CPU === > GMCH ===> ICH ===> SIO ===> BIOS
CPU MASTER DAYA
VR_ON Aktifkan ---> + VCCORE 08VS untuk 1,5VS
Memory + VTT dan + V1.5VS (DDR3) ok, PGOOD VTT_PWRGD tarik tinggi untuk CPU pertama dari ICH akan mengikat H_PWRGD ke tinggi, maka NB akan mengikat CPURST # untuk me-reset CPU.
VR_ON Aktifkan ---> + VCCORE 08VS untuk 1,5VS
Memory + VTT dan + V1.5VS (DDR3) ok, PGOOD VTT_PWRGD tarik tinggi untuk CPU pertama dari ICH akan mengikat H_PWRGD ke tinggi, maka NB akan mengikat CPURST # untuk me-reset CPU.
Kristal jam Oscilator CLOCK RINGKASAN
(1) 32.768KHz untuk SIO Diperlukan + V_RTC dan ICH (chipset) juga disyaratkan + V_RTC
(2) 49.152MHz ke (pengontrol audio) Diperlukan + V3S
(3) 27MHz chip grafis (video controller) Diperlukan + V3S
(4) 14.318MHz ke (jam Generator) Diperlukan + V3S
(1) 32.768KHz untuk SIO Diperlukan + V_RTC dan ICH (chipset) juga disyaratkan + V_RTC
(2) 49.152MHz ke (pengontrol audio) Diperlukan + V3S
(3) 27MHz chip grafis (video controller) Diperlukan + V3S
(4) 14.318MHz ke (jam Generator) Diperlukan + V3S
Pastikan kristal berosilasi untuk EC (SIO), SB / ICH / PCH dan VGA atau akan ada posting
Jam Generator
Dasar diperlukan
1) Power: + V3S
(2) Crystal: 14.318MHz
(3) Control: PCISTOP #, CPUSTOP # _ adalah HI
Ketika + VCC_CORE siap, CLKEN # akan pergi tinggi untuk memungkinkan jam-Generator dan mengubah semua jam .
PCI_STOP # dan CPU_STOP # harus mengalahkan tinggi jika tidak, beberapa jam akan dimatikan.
Dasar diperlukan
1) Power: + V3S
(2) Crystal: 14.318MHz
(3) Control: PCISTOP #, CPUSTOP # _ adalah HI
Ketika + VCC_CORE siap, CLKEN # akan pergi tinggi untuk memungkinkan jam-Generator dan mengubah semua jam .
PCI_STOP # dan CPU_STOP # harus mengalahkan tinggi jika tidak, beberapa jam akan dimatikan.
Jam keluar -> SIO (EC) -> PCH / SB -> NB -> CPU
LPC_Frame -> SB sinyal output tinggi
LPC_Frame -> SB sinyal output tinggi
Catatan sinyal tinggi dapat diidentifikasi dengan mengukur 3.3V tersedia
Comments
Post a Comment